集成电路IC设计中的“IP核”
首先，此“IP”非彼“IP”，不是我们日常生活中所首先，此“IP”非彼“IP”，不是我们日常生活中所熟知的”IP地址“；而是在ic设计中 集成了某个功能的代码，文件或者完整工程。
IP核分为软核，固核，硬核，分别在不同的阶段实现功能；
软核：一般是verilog代码形式（硬件描述语言设计），比方说Mult32位加法器的verilog代码，用于数字前端代码阶段；
固核：介于软核和硬核之间，交付形式为门级网表格式（gate.v），相较于软核，固核完成了综合以及时序验证阶段，应用最为广泛；
硬核：它提供了电路设计最后阶段掩模级的电路模块。它以最终完成的布局布线网表形式提供给用户，完成整个后端设计，时序收敛 的模块，最为常见的：SRAM模块；有些厂家为了保护知识产权，不希望自己的设计泄露，因此以”黑盒子“（BlackBox/BBox）的形式 交付给用户，用户拿到以后只看得到该模块的外部引脚以及具体功能，但是看不到内部结构。
”IP核“为什么产生，它的创造初衷是什么？
在如今半导体芯片行业蒸蒸日上的中国，竞争也如火如荼的进行。随着芯片结构功能愈加复杂，如果一切都从头开始，要耗费的人力 物力太多，因此衍生出专门生产”IP核“的公司，他们将做好的功能模块出售给需要的IC设计公司，这样既能节省很多时间成本，同时也 增加很多中小微企业的竞争力，促进行业的发展。
.png)
